PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-219922

(43)Date of publication of application: 11.08.1992

(51)Int.CI.

H01L 21/20

C30B 1/04

H01L 21/84

(21)Application number: 02-413846

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

19.12.1990

(72)Inventor: YAMAJI TOSHIFUMI


YONEDA KIYOSHI

(54) MANUFACTURE OF SEMICONDUCTOR SUBSTRATE

(57)Abstract:

PURPOSE: To improve the crystallinity of an epitaxially grown layer formed on a crystallized single-crystal semiconductor substrate of SOI(silicon on insulator), etc., with an insulating film in between.

CONSTITUTION: This semiconductor substrate manufacturing method is composed of a process for forming a solid-phase epitaxially grown layer 4 by annealing an amorphous silicon film 3 deposited on a single-crystal silicon substrate 1 in such a state where an insulating film 2 is formed between the film 3 and substrate 1 and part of the film 3 is brought into contact with the substrate 1 by using the single crystal on the surface of the substrate 1 as a seed, process for making the layer 4 amorphous by selfimplantation at areas except the vicinities of the boundaries among the layer 4, insulating film 2, and substrate 1, and process for forming a longitudinal solid-phase epitaxially grown layer 6 by annealing the amorphous silicon film 4.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]


[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of



rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特計庁 (JP)

(12) 公開特許公報(A)

(11)特許出頭公開番号

特開平4-219922

(43)公開日 平成4年(1992)8月11日

(51) Int.Cl. ^k	豫則配号	庁內整理番号	F J	技術表示管所
HO1L 21/20		9171-4M		
C30B 1/04		9151-4G		
H01L 21/84		7739-4M		

審査請求 未請求 請求項の数1(全 4 頁)


(21) 出顯語号	特膜平2-413846	(71) 出題人 000001889 三洋電線株式会社
(22) 出頭日	平成2年(1990)12月19日	大阪府守口市京阪本通2丁目18番地 (72)発明者 山路 敏文 大阪府守口市京阪本通2丁目18番地 三洋
		電機株式会社内 (72)発明者 米田 消 大阪府守口市京阪本通2丁目18番地 三洋
		電機株式会社内 (74)代理人 弁理士 河野 登夫

(54) 【発明の名称】 半等体基板の製造方法

(57) 【要約】

(目的) SOI(Silicon On Iman)ator) 等単結晶半導体 基台上に絶縁膜を隔てて形成する固和エピタキシャル成 長層の結晶性を改善する。

【特成】 単結晶シリコン基合1上に絶録膜2を隅て、且つ一部を単結晶シリコン基合1と接触させた状態に維 被した非晶質シリコン膜3をアニール処理により単結晶シリコン基合1表面の単結晶をシードとして固相エピタキシャル成長の4と絶縁は2, 単結晶シリコン基台1との愛界近傍を除く領域の固相エピタキシャル成長の4をセルフインプランテーションにより非晶質化する工程と、非晶質化したシリコン膜5にアニール処理を施して載方向固相エピタキシャル成長させて固相エピタキシャル成長させて固相エピタキシャル成長さする。



-109-

(2)

特開平4-219922

【特許請求の範囲】

【請求項1】 単独晶半導体基合の表面に絶縁膜を形成 する工程と、結除膜の一部を除去して単結晶半導体基合 の表面を促出させる工程と、前記絶縁順及び提出した単 結晶半導体基合表面に非晶質半導体膜を形成する工程 と、この非晶質半導体膜をアニール処理して固相エピタ キシャル成長層とする工程とを含む学導体基板の製造方 法において、前記国相エピタキシャル成長層を、これと 絶縁膜との境界近傍を除いてセルフィンプランテーショ をアニール処理し、前記結縁膜との境界に残した回相エ ピタキシャル成長層をシードとして報方向固和エピタキ シャル成長させて単結晶半導体膜を形成する工程とを含 むことを特徴とする半等体基板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は単結晶シリコン(Si)基 台上に絶縁膜を隔てて単結晶シリコン膜を形成する、所 胡SOI(Silleen On Insulator) 技術による半導体基板の 製造方法に関する。

[0002]

【使楽の技術】SOI 技術は絶縁膜による素子間分離が容 易で三次元素子への応用が可能であること、CMOSにおけ るラッチ・アップがないこと、高集積化が容易であるこ と、彼合容量、配線容量を低減出来て、低消費電力で商 **迷動作が照待出来る等の優れた特性を借えており、従来** より置々の技術が提案されている。このようなSOI 技術 の一つとして単結晶シリコン基台の一部と接触した状態 で、絶縁膜上に非晶質又は多結晶膜を形成した後、アニ して前記非品質、又は多絃風膜を単結晶化して単絵局シ リコン膜を形成する技術が知られている。

【0003】 図3は従来のSIO 技術による半導体基板の 製造過程を示す主要工程的である。先ず図3(8) に示す 如く単結晶シリコン基合Iの表面に敷酸化法、或いはCV D 法等によりSIO。からなる絶縁膜2を形成した後、フ ォトリソグラフィ技術によって絶縁戦2の一部に単鉛能 シリコン基台1の表面が廃出する窓孔2gを形成する(図 3(b))。次にこの絶縁膜2の表面、及び窓孔2a内に露出 シリコン膜3を堆積した後 (図3(c))、600 ℃程度でア ニール処理を行い、窓孔20内に露出している単結晶シリ コン基合1の表面をシードとして、先ず窓孔2a内で載方 向随相エピタキシャル成長を行い、引き続いて**意孔28上** から絶縁膜2上に向けて横方向固相エピタキシャル成長 を行って非晶質シリコン頗3を単結晶化して図3(d) に 示す如き国租エピタキシャル改長暦4を形成し、準導体 基板を得る。

[0004]

【発明が解決しようとする観題】ところでこのような従 50 を示す模式的断面図であり、図中!は単結晶シリコン(\$

来方法によって製造された半等体基板における菌相エビ タネシャル成長関4の結晶性が悪く、所望の特性を持つ 半導体素子を得難いという問題があった。 図4 は草結晶 シリコン基台 1、SiO。からなる絶熱膜 2、固額エピタ キシャル成長層4の境界部分を窓孔28の中心から片側に ついて示す透過型電子取散館(TBH) 写真 (1万倍) を示 す図である(御吟写真2参展)。この図4から明らかな 如く、 概方向間相エピタキシャル成長させた箱根膜2上 の固相エピタキシャル成長層4の能晶性は窓孔2a位置か ンにより非晶質化させる工器と、非晶質化した半導体膜 10 ら遠く離れるに従って結晶性が悪化していることが解 る。ただ、固相エピタキシャル成長層4と絶縁膜2との 境界部分は、東好な結晶性が得られている。図5は図額 エピタキシャル成長属4と絶縁膜2との短昇部分を示す 送過型電子顕微鏡写真(900 万倍)を示す図(参考写真 3 参照)であり、これから明らかな如く、固粨エピタキ シャル成長医4と絶縁鎖2との線界近傍においては固相 エピタキシャル成長層4の結晶性は良好であることが解 る。本発明はかかる事情に魅みなされたものであって、 その目的とするところは絶縁膜上に横方向固相エピタキ 20 シャル成長により形成する単結晶半巻体膜の結晶性を改 蓄し、電気的特性の良好な半等体基板を製造する方法を 提供するにある。

[0005]

【課題を解決するための手段】本発明に係る半導体基板 の製造方法は、単結晶半導体基合の表面に絶縁膜を形成 する工程と、絶縁脳の一部を除去して単結晶半導体基合 の表面を離出させる工程と、前記絶縁膜及び駆出した単 結晶半導体基台表面に非晶質半導体膜を形成する工程 と、この非晶質半導体膜をアニール処理して図板エピタ ール処理によって単結晶シリコン基合の表面をシードと 30 キシャル成長間とする工程とを含む半導体基板の製造方 怯において、前記固稿エピタキシャル成長層を、これと 絶録膜との境界近傍を除いてセルフインプランテーショ ンにより非晶質化させる工程と、非晶質化した半導体器 をアニール処理し、前記絶縁蹟との境界に残した国相エ ビタキシャル成長層をシードとして縦方向目相エビタキ シャル成長させて単結晶半導体膜を形成する工程とを含 むことを特徴とする。

[0006]

【作用】本発明方法にあっては固相エピタキシャル成長 している単軸品シリコン基合1の表面にわたって非晶質 40 により形成した固相エピタキシャル成長層に対して絶縁 膜との境界近傍の良好な結晶傾城を除く傾域にセルフイ ンプランテーションを施してこの仮域を非晶質化し、再 皮のアニール処理にて残された結晶性の良好な領域の図 相エピタキシャル成長層をシードとして、縦方向直相エ ピタキシャル成長を行わせて、結晶性を改善することが 可能となる。

[0007]

【実施例】以下本発明をその実施例を示す図面に基づい て具体的に説明する。図1は本発明方法の主要製造工程 i)基合、2はSIO。腹等の絶縁鍵を示している。先ず図 1(a) に示す如く単結晶シリコン基合1上にCVD 法、政 いは熱酸化法によりSiO。膜からなる絶象膜2を形成 し、次にフォトリソグラフィ技術等を利用して絶縁膜2

に、前記革結晶シリコン基合1の表面が露出する燃孔28 を形成する (図1(b))。

【0008】次にこの絶縁膜2の表面及び前記意孔2a内 に露出する単結晶シリコン基合1の表面に、基板温度55 0 ℃でSi: H. ガスを用いて非晶質シリコン膜3を単積 させる (図1(c))。この状態で600 ℃のN。ガス雰囲気 10 中でアニール処理を行い、窓孔2aに露出する単結晶シリ コン基合1の単結晶シリコンをシードとして非晶質シリ コン膜3を促方向固相エピタキシャル成長させ、次いで 横方向固相エピタキシャル成長させて固相エピタキシャ ル成長相4を形成する (図1(d))。

【0009】成長させた面相エピタキシャル成長暦4は 前述した如く結晶性が不良であるが、能像膜2及び窓孔 2a内に開出する単結晶シリコン基合1との境界近傍では 良好な単結星化がまされている。

【0010】そこで国相エピタキシャル成長層4に、こ れと単結晶シリコン基合1, 絶縁膜2との境界近傍を除い て表面側からシリコンイオンを打ち込む、所謂セルフイ ンプランテーションを施す (図1(e))。これによって図 1(e) に示す如く境界近傍には固相エピタキシャル成長 領域48が残り、他の部分が再び非晶質化せしめられて非 品質シリコン臓5となる。この非品質シリコン膜5に再 びアニール処理を行って、固相エピタキシャル成長領域 4aの良好な結晶をシードとして既方向固相エピタキシャ ル成長させ、草油品半等体膜たる個相エピタキシャル成 長間6を得る。

【0011】図2は前述した如き本発明方法により製作 した半導体基板における単結晶シリコン基合1、絶縁膜 2及び囮相エピタキシャル成長階6の境界近傍の電子環 微鏡写真(100万倍) を示す図(参考写真1参照) であ る。図2、図4の対比から明らかなように同相エピタキ

シャル成長層6の結晶性は固相エピタキシャル成長層4 の結晶性と比較して格段に向上していることが解る。な お上述の実施例は単結晶シリコン基台 1 上に絶縁膜 2 を 既ててシリコンの固相エピタキシャル成長層6を形成す る場合について説明したが、これに限らずGate等他の各 極半導体材料についても適用し得ることは言うまでもな ķ١,

[0012]

【発明の効果】以上の如く本発明方法にあっては圓相工 ピタキシャル成長層に対し、絶縁膜との變界近例の個域 を除く領域にセルフインプランテーションを行って非晶 質化した後、再度アニール処理し、絶縁膜との境界近傍 の結晶性の良好な領域をシードとして経方的固相エピタ キシャル成長することにより良好な結晶性を有する単結 晶半着体験が得られ半導体基板の特性が安定する等、本 発明は優れた効果を奏するものである。

【図面の簡単な説明】

【図1】本発明方法の主要製造工程を示す工程説明図で ある。

【図2】本発明方法により製造した半導体基板の風微鏡 写真を示す図である。

【図3】従来方法の主要製造工程を示す工程説明図であ

【図4】 従来方法により製造した半導体基板の顕微鏡写 戌を示す図である。

【図 5】 間相エピタネシャル成長圏と絶縁頭との境界近 侍の風微鏡写真を示す図である。


【符号の説明】

- 単結晶シリコン基合
- 終極間
 - 非品質シリコン膜
 - 固相エピタキシャル成長層
 - 非晶質シリコン賞
 - 固相エピタキシャル成長回

[図2]




[图4]



BEST AVAILABLE COPY

-111-



BEST AVAILABLE COPY